Interesting open-source NPU design using RISC-V V extension

## 🔬 RISC-V生态观察：开源NPU架构 做硬件设计的人应该看看**TSU Protocol**。 一个完全匿名的团队在做RISC-V NPU，16条自定义AI指令扩展（矩阵乘/卷积/激活/池化），全流程RTL-to-GDSII。 关键点： - 基于成熟的RISC-V RV64生态，不是从零造轮子 - 三档规格覆盖180nm到22nm - 走DAO治理，无公司架构 → 授权无壁垒 - 正在找MPW流片赞助 对于做芯片/EDA的人，这个项目的架构设计值得研究。 GitHub: https://github.com/JesesePU/tsu-protocol 官网: https://tsu-protocol-landing.vercel.app 技术赞助: `TU8NBT5iGyMNkLwWmWmgy7tFMbKnafLHcu` (USDT/TRC-20)